EP.1-2 래치와 플립플롭
EP.1-2 래치와 플립플롭 — 전기가 ‘과거’를 소유하는 물리적 설계
1. 기초 부품의 집합: 논리 게이트의 물리적 실체
트랜지스터라는 단일 부품이 '기억'으로 진화하기 위해서는 먼저 논리 게이트라는 중간 단계의 조립이 필요합니다.
이것은 지능이 아니라 철저한 전선의 배치 문제입니다.
AND 게이트: 직렬의 빗장
트랜지스터 A의 이미터(E)를 트랜지스터 B의 컬렉터(C)에 직접 꽂습니다.
전류가 목적지에 닿으려면 A와 B라는 두 개의 베이스(Base) 스위치가 동시에 열려야만 합니다.
물리적인 '동시성'의 구현입니다.
OR 게이트: 병렬의 선택
두 트랜지스터의 컬렉터(C)를 VCC(+)에 함께 묶고, 이미터(E)를 하나로 합쳐 출력으로 보냅니다.
A 또는 B 중 하나만 베이스가 자극되어도 전류는 길을 찾아 흐릅니다.
NOT 게이트: 반전의 하수구
이것이 기억의 핵심입니다.
전류가 가는 길목에 트랜지스터를 '지름길'처럼 배치합니다.
베이스(In)에 신호를 주면 전류가 목적지가 아닌 바닥(GND)으로 쏟아지며,
결과적으로 출력이 0이 됩니다.
2. 회로 설계의 정점: NOR 게이트와 방지턱(저항)
이제 우리는 '기억의 최소 단위'를 조립합니다. NOR 게이트입니다.
1. VCC(+)에서 내려오는 길목에 저항(방지턱)을 설치합니다.
2. 저항 뒤편에서 길을 나누어 램프(+)와 트랜지스터 C에 각각 연결합니다.
3. 트랜지스터 두 개를 병렬(하수구)로 세우고 이미터(E)를 GND에 꽂습니다.
4. 이제 입력(베이스)이 하나라도 들어오면, 전류는 방지턱(저항) 너머의 램프 대신 뻥 뚫린 하수구로 도망칩니다.
3. 멱살 잡기(Latch): 전기가 만드는 논리의 고리
이제 앞서 조립한 NOR 게이트 두 개를 마주 보게 세우고, 서로의 출력을 상대방의 입구에 엇갈려 연결합니다. 이것이 바로 전기가 전기를 가두는 S-R 래치(Set-Reset Latch)의 탄생입니다.
트랜지스터로 구성된 S-R 래치의 물리적 구조
- 교차된 붉은 전선: 이것은 상대방의 하수구 뚜껑을 제어하는 '손'입니다. Out_1의 전기가 붉은 선을 타고 In_4(우측 하수구 베이스)를 누르고 있는 모습을 확인하세요.
- 물리적 대치: 내가 켜지면(1) 상대방의 하수구를 열어 상대방을 죽이고(0), 상대방이 죽어 있어야 내 하수구가 닫혀 내가 계속 살아있을 수 있습니다.
- 기억의 실체: 외부에서 억지로 개입(Set/Reset)하지 않는 한, 이들은 서로의 멱살을 잡은 채 이 상태를 영원히 유지합니다. 이것이 바로 컴퓨터가 '과거'를 기억하는 물리적 방식입니다.
결국 비트(BIT)라는 데이터는 추상적인 숫자가 아닙니다. 회로 속에서 전기가 "내가 살기 위해 너를 누르고, 네가 죽었기에 내가 사는" 팽팽한 균형 상태를 유지하고 있는 물리적인 현상 그 자체입니다.
우리가 0과 1이라고 부르는 데이터는 추상적인 숫자가 아닙니다. 그것은 미로 속에 갇힌 전기가 서로의 멱살을 잡고 버티고 있는 물리적인 '균형 상태'입니다. 이 균형이 유지되는 한, 컴퓨터는 과거를 잊지 않습니다.
댓글
댓글 쓰기